D Tipi Flip Flop

Sıralı Mantık Devreleri
Sıralı Mantık DevreleriShift RegisterT-tipi Flip Flop
JK Flip FlopJohnson Ring SayıcıD-tipi Flip Flop
MultivibratörlerFlip-Flop Dönüşümleri

Temel SR NAND Gate Bistable devresinin ana dezavantajlarından biri, SET = “0” ve RESET = “0” ın belirsiz giriş koşulunun yasak olmasıdır. Bu durum, her iki çıkışı da “1” mantığında olmaya zorlayacak, geri besleme mandallama eylemini aşırı sürmesine neden olacaktır. Sonrasında hangi giriş “1” mantık seviyesine giderse ilk önce o kontrolü kaybedecek, diğer giriş ise hala “0” mantığında mandalın ortaya çıkan durumunu kontrol edecektir.

Bunun olmasını önlemek için data latch olarak hitap edilen, gecikme flip flop, D-tipi Bistable, D Tipi Flip Flop olarak da bilinen başka bir flip flop devresi üretilmektedir. Bu flip flopların “SET” ve “RESET” girişleri arasında bir invertör bağlanmaya başlanmıştır. İşte bu Flip Flop‘lara kısaca D Tipi Flip Flop denmektedir.

D Flip Flop, tüm saatli flip-flopların en önemlisidir. Set ve Reset girişleri arasına bir invertör (kapı değil) ekleyerek, S ve r girişleri, iki s ve r girişinin aynı anda birbirine asla eşit (0 veya 1) olmamasını sağlayarak birbirlerinin tamamlayıcısı haline gelmektedir. Ardından tek bir D (veri) girişi kullanarak flip-flop’un geçiş hareketini kontrol etmemizi sağlar.

D tipi Flip Flop Devre

d tipi flip flop
D Tipi Flip Flop

Basit bir SR flip flop’un, biri çıkışı “ayarlamak” ve biri çıkışı “sıfırlamak” için iki giriş gerektirdiğini hatırlıyoruz. SR flip flop’a bir invertör (kapı değil) bağlayarak, flip flop’u sadece bir giriş kullanarak “ayarlayabilir” ve “SIFIRLAYABİLİRİZ” çünkü iki giriş sinyali birbirini tamamlayabilmektedir. Bu tamamlayıcı, her iki giriş de düşük olduğunda, SR mandalında bulunan belirsizliği önlemektedir.

Bu nedenle, bu tek girişe “veri” girişi denir. Bu veri girişi yüksek tutulursa, flip flop “SET” halin gelmektedir. Düşük olduğunda flip flop değişir ve “RESET” haline geçmektedir. Bununla birlikte, bu veri girişine uygulanan her darbede flip flop çıkışı her zaman değişeceğinden, bu oldukça anlamsız olacaktır.

Bunu önlemek için, istenen veriler saklandıktan sonra veri girişini flip flop’un kilitleme devresinden izole etmek için “saat” veya “etkinleştir” girişi adı verilen ek bir giriş kullanılmaktadır. Bunun etkisi, D giriş koşulunun yalnızca saat girişi aktif olduğunda Q çıkışına kopyalanmasıdır. İşte bu daha sonra D Tipi Flip Flop adı verilen başka bir sıralı cihazın temelini oluşturmaktadır.

D Tipi Flip Flop İçin Doğruluk Tablosu

d tipi flip flop
Doğruluk Tablosu

Unutmayın: ↓ ve clock, d tipi flip flopların kenar tetiklendiği varsayıldığı için saat darbesinin yönünü göstermektedir.

Master-Slave D Tipi Flip Flop

Temel d-tipi flip flop, bir “Master-Slave D Tipi Flip Flop ” üretmek için tamamlayıcı saat sinyalinde etkinleştirilen çıkışına ikinci bir SR flip-flop ekleyerek daha da geliştirilebilmektedir. Saat sinyalinin ön kenarında (düşükten yükseğe) ilk aşamada, “master” giriş durumunu D’de kilitler, çıkış aşaması devre dışı bırakılır.

Master-Slave D Tipi Flip Flop Devresi

d tipi flip flop
Master-Slave D Flip Flop Devresi

Artık D Flip Flop’umuz hakkında genel bir bilgi sahibi olduğumuza göre yavaştan örnek bir entegremizi inceleyebiliriz.

74LS74 Çift D Tipi Flip Flop

d tipi flip flop
74LS74 Çift D-Tipi Flip Flop

Genel olarak tecrübenizi daha çok arttırmak için MOD sayıcı devrelerini de incelemenizi öneriyoruz.