JK Flip Flop

Temel SR NAND Flip Flop devresinin sıralı mantık devrelerinde birçok avantajı ve kullanımı mevcuttur. Yine de iki temel anahtarlama probleminden dolayı büyük sıkıntılar yaşayabilmektedirler:

1. Set = 0 ve Reset = 0 koşulundan her zaman kaçınılmalıdır
2. Enable (EN) girişi yüksek durumdayken eğer devreyi resetlemeye çalışırsanız, doğru kilitleme eylemi gerçekleşmeyebilir.

İşte bu noktada geliştirilmiş olan JK Flip Flopları bize yardımcı olmaktadır. JK Flip Flop, tüm Flip Flop tasarımlarının arasında en yaygın kullanılmakta olanıdır. Tün dünya geneli evrensel bir Flip Flop devresi olarak kabul edilir.

Temel JK Flip Flop Devresi

Gördüğünüz gibi girişlerin isimlendirilmesi değiştirilmiş durumdadır. Görmüş olduğunuz bu isimlendirme, JK Flip Flop’un geliştiricisi olan Jack Kilby’e saygı niteliğinde koyulmuştur.

SR Flip Flop’un bu tarz çapraz bağlanması ile daha önce kaçınmakta olduğumuz durum olan s = “1” ve r = “1” durumunu şimdi kullanılabilir bir hale gelmiştir.

JK Flip Flop Doğruluk Tablosu

hem J hem de K girişleri lojik “1” durumundaysa, saat girişi her yüksek olduğunda devre çıkışları terslenecektir. Yani birbirini tamamlar nitelikte değişikliğe uğrayacaklardır. Kısacası JK Flip Flop’un her iki Terminali de “YÜKSEK” olduğunda, T tipi bir Flip Flop gibi davranmasına neden olur. Çıkışlar girişlere geri beslendiğinden, Q’daki çıkışın bir kez tamamlandıktan sonra sürekli olarak SET ve RESET arasında salınmasına neden olabilmektedir.

Artık JK Flip Flopları hakkında bilgi sahibi olduğumuza göre yavaştan örnek bir entegremizi inceleyebiliriz. Günümüzde en çok kullanılan JK Flip Flop’larından biri:

1. İkili JK Flip Flop 74LS73

olacaktır. Aslında sadece bu isme aşina olmamız bize biraz zorluk katacaktır. O yüzden gelin bu entegremizin iç yapısına da bakalım.

Bu konu hakkında daha fazla bilgi sahibi olmak için JK Flip Floplardan oluşan Asenkron Sayıcı devremizi incelemenizi öneriyoruz.