T Tipi Flip Flop

T Tipi Flip Flop, önceki saat darbesi kontrollü (senkron) JK flip-flop devresine dayanan başka bir çift kararlı (bistable) ardışıl mantık devresi türüdür. T Tipi Flip Flop, bir bitlik veriyi depolamak üzere temel bir bellek elemanı olarak veya frekans bölücü ve sayaç tasarımlarında yaygın olarak kullanılır. T tipi flip flop, tetikleyici giriş sinyalinin (veya saat darbesinin) yükselen kenarında (pozitif kenar) ya da düşen kenarında (negatif kenar) durumunu değiştiren tek bir giriş hattına () sahiptir. Bunun yanı sıra, birbirinin tümleyeni olan ve (veya ) çıkışlarına sahiptir.

T Tipi flip flop, doğrudan tek başına bağımsız bir TTL veya CMOS entegresi (mantık yongası) olarak ticari pazarda nadiren bulunur. J girişinin bir Set () komutu gibi davrandığı ve K girişinin bir Reset () komutu gibi davrandığı temel bir JK flip-flop’un ve girişlerini birbirine bağlayarak kolayca T tipi bir yapı elde edilebilir. Hatırlanacağı üzere, JK flip-flop’un giriş durumları (lojik 1 veya lojik 0) ve o anki kararlı çıkış durumu, saat darbesiyle tetiklenen bir sonraki kararlı çıkış durumunu belirler. Bu esnek yapısı nedeniyle JK flip-flop, diğer tüm flip-flop türlerine (D ve T) dönüştürülebildiği için “evrensel (universal) flip-flop” olarak sınıflandırılır.

NAND Kapıları İle Temel JK Flip Flop Devresi

Yukarıdaki devre şeması, dört adet NAND kapısı kullanılarak oluşturulan temel bir JK flip-flop mimarisini temsil etmektedir (aynı yapı isteğe bağlı olarak NOR kapılarıyla da kurulabilir). JK flip-flop; , ve saat () sinyali olmak üzere üç farklı giriş hattına sahiptir. Eğer ve girişlerinin her ikisi de lojik ‘0’ seviyesindeyse (), aktif saat darbesi uygulansa dahi çıkıştaki değerinde hiçbir değişim meydana gelmez (koruma durumu).

JK Fonksiyonu İçin Özellikler Tablosu

Bu tabloda: **** (Don’t Care) ifadesi giriş seviyesinin (lojik ‘0’ veya ‘1’) durum geçişine bir etkisinin olmadığını belirtir. **** sembolü ise saat darbesinin pozitif yükselen kenar tetikleme anını ifade etmektedir.

JK flip-flop’un bu durum geçiş karakteristiğini Boole cebiri ve karakteristik denklemiyle şu şekilde formüle edebiliriz:

Denklemde: (veya ) flip-flop’un mevcut kararlı durumunu (şimdiki durum), (veya ) ise saat tetiklemesinden sonraki yeni durumunu (gelecek durum) temsil eder. JK flip-flop için gelecek durum geçiş denklemi matematiksel olarak şu şekilde de ifade edilir:

T Tipi Flip Flop

D (Data) Tipi flip-flop, temel bir SR mandalının tamamlayıcı girişlerle sürülmesi esasına dayanırken; T (Toggle) Tipi flip-flop, senkron bir JK flip-flop yapısının özel bir varyasyonudur. İsmini İngilizce konum değiştirme anlamına gelen “Toggle” kelimesinden alan bu devre, her tetikleme aldığında çıkış mantıksal durumunu tersine çevirir ( veya ). Yani saat darbesi uygulandığında çıkış durumları olan ve , önceki lojik durumlarının tam tersi konuma geçer.

T tipi flip flop şematik diyagramlarda kendine has grafik sembolüyle temsil edilir. Bu sembolün temel olarak iki ana girişi bulunur: Lojik geçiş izin sinyali olan **T** (Toggle) girişi ve senkronizasyonu sağlayan **CLK** (Saat) girişi.

Grafik sembolünde saat () girişinin önündeki küçük üçgen yön simgesi (chevron), devrenin **kenar tetiklemeli** (edge-triggered) çalıştığını gösterir. Eğer saat girişinin ucunda bir daire (değilleyici kabarcığı) bulunuyorsa, bu flip-flop’un düşen kenar tetiklemeli (lojik 1’den 0’a geçişte aktif olan) bir eleman olduğunu; kabarcık bulunmuyorsa yükselen kenar tetiklemeli (lojik 0’dan 1’e geçişte aktif olan) olduğunu gösterir.

Standart bir JK flip-flop’un ve veri giriş uçlarını elektriksel olarak birbirine bağlayarak tek bitlik bir T tipi flip flop mantık devresi elde edebiliriz. Girişlerin birleştirildiği bu ortak nokta yeni **T** giriş hattımızı oluşturur.

T Tipi Flip Flop Zamanlama ve Sinyal Dalga Diyagramı

Analiz için başlangıçta sinyalinin ve girişinin lojik ‘0’ seviyesinde (), çıkışının ise lojik ‘1’ () durumunda olduğunu varsayalım. Gelen saat darbesinin aktif tetikleme kenarında (yükselen ya da düşen kenar), girişindeki lojik ‘0’ bilgisi çıkışın konum değiştirmesini engeller. Dolayısıyla, olduğu sürece çıkış durumu değişmeden () korunur.

Şimdi girişinin lojik ‘1’ () ve ‘ın ‘0’ olduğunu varsayalım. anında gelen ilk saat darbesinin yükselen kenarında (pozitif kenar tetiklemeli çalışma varsayımıyla), çıkış durum değiştirerek lojik ‘0’ () seviyesine iner, bu da doğal olarak tümleyen çıkış (veya ) ucunu yüksek (‘1’) yapar. anında saat sinyalinin yüksekten düşüğe yaptığı negatif geçişte (düşen kenar), yükselen kenar tetiklemeli bu devre tetikleme almayacağı için çıkış durumlarında herhangi bir değişim olmaz.

Saat sinyalinin anındaki bir sonraki yükselen kenarında, girişi halen yüksek (‘1’) olduğu için çıkış tekrar konum değiştirerek () durumuna geri döner. anındaki düşen saat kenarı yine çıkış üzerinde bir etki yaratmaz. Sonuç olarak, girişi aktifken (), saat darbesinin her aktif tetikleme anında çıkışının mantıksal düzeyi terslenir (toggle edilir).

T Tipi Flip Flop Karakteristik Geçiş Tablosu

T tipi flip-flop’un bu tetikleme/durum geçiş davranışını Boole karakteristik denklemiyle şu şekilde ifade edebiliriz:

Denklemde: (veya ) flip-flop’un o anki çıkış seviyesini, (veya ) ise tetikleme sonrasındaki yeni çıkış seviyesini simgeler. T Tipi flip-flop’un gelecek durum denklemi matematiksel olarak şu şekildedir:

Karakteristik denklemi incelediğimizde, ve durumlarının lojik seviyeleri birbirinden farklı olduğunda gelecek durum çıkışının () lojik ‘1’ olduğunu, bu iki durum birbirinin aynısı olduğunda ise çıkışın lojik ‘0’ olduğunu görürüz. Bu davranış modeli, tam olarak bir özel veya (XOR) mantık kapısının karakteristik çalışma mantığına karşılık gelmektedir.

Bu sayede, 2 girişli bir Özel veya (XOR) kapısı ile D tipi flip-flop’un geri besleme yolunu birleştirerek de T tipi flip flop fonksiyonunu gerçekleştirebiliriz. Dijital tasarım bilginizi pekiştirmek ve bu yapıların sayaç devrelerindeki aktif uygulamalarını görmek için MOD sayıcı projelerimizi inceleyebilirsiniz.

Örnek olarak kullanabileceğiniz flip flop entegresine buradan ulaşabilirsiniz.