Monostable Yükselteç (OPAMP) / Op-amp Monostable

İşlemsel Yükselteçler (OPAMP)
İşlemsel Yükselteçlere Giriş	Eviren Yükselteç	Evirmeyen Yükselteç	Toplayan Yükselteç
Türev Alan Yükselteç	İntegral Alan Yükselteç	Fark Alıcı Yükselteç	Temel Yükselteç Devreleri
Multivibratör(Astable) Yükselteç	Karşılaştırıcı Yükselteç	Monostable Yükselteç	Ortalayıcı Yükselteç
Yükselteç (OPAMP) Genel Özet

Tek kararlı monostable yükselteç multivibratör devreleri; ayrık yarı iletken bileşenler veya dijital mantık kapılarıyla kolayca tasarlanabileceği gibi işlemsel yükselteçler (op-amp) kullanılarak da kararlı bir şekilde kurulabilir.

Op-amp’li **Monostable Multivibratör** (tek seferlik / one-shot darbe üreteci) devreleri, yalnızca bir tane durağan kararlı duruma (stable state) sahip, harici bir tetikleme sinyaliyle geçici olarak durum değiştiren ve RC zaman sabitiyle belirlenen $T$ süresi sonunda otomatik olarak orijinal kararlı durumuna geri dönen pozitif geri beslemeli anahtarlama devreleridir.

Devrenin durumunu değiştirmesi için harici bir tetikleme sinyali uygulanması gerekir. Tetikleme alındıktan sonra devre geçici kararsız (quasi-stable) duruma geçer; mikro saniye, milisaniye ya da saniye seviyesinde olabilen ve tamamen $R-C$ elemanlarının değerleriyle belirlenen bir zaman periyodu ( $T$ ) boyunca bu durumda kaldıktan sonra otomatik olarak kararlı durumuna geri döner ve yeni bir tetikleme sinyali gelene kadar bu konumda bekler.

Temel tek kararlı multivibratör blok şeması aşağıda gösterilmiştir:

Yazı İçeriği

Op-amp Monostable Blok Şeması

Monostable Yükselteç (OPAMP) / Op-amp Monostable

Yukarıdaki blok diyagram, bir anahtarlama çekirdeğine harici bir direnç ( $R$ ) ve kapasitör ( $C$ ) eklenerek tek kararlı bir multivibratörün nasıl oluşturulduğunu şematize etmektedir. Anahtarlama çekirdeği transistörler, mantık kapıları veya op-amp’ler ile kurulabilir. Direnç-kapasitör kombinasyonunun oluşturduğu $\tau = R \cdot C$ zaman sabiti, çıkış darbesinin genişliğini ( $T$ ) doğrudan belirler.

Bu konumuzda, pozitif geri besleme yoluna sahip bir op-amp karşılaştırıcı devresi kullanarak tek kararlı bir multivibratör tasarlayacağız. Rejeneratif (kendini besleyen) pozitif geri besleme mekanizması, op-amp’in diferansiyel giriş sinyalini hızla doyuma zorlayarak kararlı anahtarlama adımları üretir.

Op-amp Monostable Devre Yapısı

Analizimize başlamak için önce klasik **Eviren Yükselteç** yapısını hatırlayalım.

Negatif Geri Beslemeli Op-amp Devresi — Negatif Geri Beslemeli Op-amp

Bu klasik konfigürasyonda çıkış sinyalinin bir kısmı, geri besleme direnci üzerinden op-amp’in eviren (-) giriş terminaline iletilir.

Geri besleme sinyali eviren terminale uygulandığından bu süreç **Negatif Geri Besleme (Negative Feedback)** olarak adlandırılır. Çıkış ile eviren giriş arasındaki bu zıt fazlı geri besleme, diferansiyel giriş voltajını sıfıra zorlayarak devreyi kararlı sınırlar içinde tutar.

Negatif geri beslemenin sonucu olarak op-amp, giriş sinyaliyle arasında $180^\circ$ faz farkı bulunan kararlı ve doğrusal (lineer) bir çıkış üretir. Yani, eviren girişteki voltaj artışı çıkış geriliminde düşüşe yol açarak devrenin doyuma girmesini önler ve kararlı lineer çalışma bölgesi sağlar.

Şimdi, bu devrenin eviren (-) ve evirmeyen (+) giriş bağlantılarının yer değiştirildiğini varsayalım. Bu durumda geri besleme sinyali evirmeyen (+) girişe uygulanır. Bu yeni yapı **Pozitif Geri Besleme (Positive Feedback)** mekanizmasını oluşturur ve devreyi histerezis karakteristiğine sahip kararlı bir op-amp karşılaştırıcısına dönüştürür.

Op-amp monostable multivibratör devresi; gerekli histerezis eşiklerini oluşturmak için $R_1$ ve $R_2$ dirençleriyle sağlanan pozitif geri besleme ağını kullanan kapalı çevrim bir **Schmitt Tetikleyici (Schmitt Trigger)** esasına dayanır. Pozitif geri beslemenin yenileyici yapısı, op-amp’i doğrusal bölgeden çıkararak iki doymuş durum arasında hızla geçiş yapabilen çift kararlı bir bellek hücresi gibi davranmaya zorlar.

Aşağıdaki temel op-amp voltaj karşılaştırıcı şemasını inceleyelim:

Op-amp Schmitt Karşılaştırıcı

Op-amp çıkışı ile evirmeyen (+) girişi arasına dirençli bir ağ bağlanmıştır. Çıkış gerilimi ( $V_{\text{out}}$ ) pozitif doyma sınırına ( $+V_{\text{cc}}$ ) ulaştığında, evirmeyen girişe toprağa göre pozitif bir gerilim uygulanır. Benzer şekilde çıkış negatif doymaya ( $-V_{\text{cc}}$ ) kaydığında evirmeyen girişe negatif bir gerilim yansır.

Bu iki direnç çıkış hattı boyunca basit bir voltaj bölücü oluşturduğundan, evirmeyen girişteki referans potansiyeli ( $V_B$ ), çıkış voltajının direnç oranlarıyla belirlenen bir kesri olacaktır. Bu geri besleme oranı ( $\beta$ ) şu formülle gösterilir:

$\beta = \frac{R_1}{R_1 + R_2}$

Eğer $R_1$ ve $R_2$ dirençleri yerine ayarlı bir potansiyometre yerleştirilirse, $\beta$ katsayısı ve dolayısıyla devrenin histerezis eşikleri dinamik olarak değiştirilebilir.

Histerezis genişliği doğrudan $\beta$ geri besleme katsayısına bağlıdır. Eşik sınırları arasında gürültü kaynaklı kararsız anahtarlamaları ve salınımları engellemek adına histerezis aralığının (yani $\beta$ değerinin) çok küçük seçilmemesi pratik tasarımlarda oldukça önemlidir.

Eğer bu Schmitt tetikleyici yapısının eviren (-) girişi ile çıkışı arasına harici bir RC zamanlama ağı eklersek, devrenin durum değiştirdikten sonra bu yeni konumda kalacağı süreyi hassas bir şekilde kontrol edebiliriz. Bu durumda eviren girişteki zamanlama sinyali, harici RC geri besleme kolu üzerinden bizzat op-amp’in kendi çıkışı tarafından üretilecektir.

Temel Op-amp Monostable Devre

Devreye ilk enerji verildiğinde ( $t = 0$ ), op-amp’in yüksek açık çevrim kazancı nedeniyle çıkış ( $V_{\text{out}}$ ) iki doymuş durumdan birine (varsayalım pozitif doymaya, $+V_{\text{cc}}$ ‘ye) kilitlenir. Bu durumda evirmeyen girişteki gerilim $V_B = +\beta \cdot V_{\text{cc}}$ olur.

Eviren (-) giriş ise $D_1$ diyotunun ileri yön iletim gerilimi ( $V_D \approx 0.7\text{ V}$ ) seviyesinde tutulur; diyot bu noktayı şaseye sabitleyerek gerilimin daha fazla pozitif yöne gitmesini engeller. Böylece eviren girişteki $V_A$ gerilimi, evirmeyen girişteki $V_B$ geriliminden küçük kalır ( $V_A < V_B$ ) ve çıkış $+V_{\text{cc}}$ seviyesinde kararlı olarak bekler. Bu esnada $C$ kapasitörü de diyotun eşik gerilimi olan $0.7\text{ V}$ seviyesine kadar şarj olmuştur.

Evirmeyen girişe kısa süreli negatif bir tetikleme darbesi uyguladığımızda, $V_B$ gerilimi anlık olarak $V_A$ ‘nın ( $0.7\text{ V}$ ) altına iner. Bu durum op-amp’in çıkışını hızla zıt yöne fırlatarak negatif doyma seviyesine ( $-V_{\text{cc}}$ ) kilitler. Artık evirmeyen girişteki yeni referans voltajı $V_B = -\beta \cdot V_{\text{cc}}$ olmuştur.

Bu geçici kararsız (quasi-stable) durumda, $C$ kapasitörü üzerindeki $0.7\text{ V}$ gerilimi, $R$ direnci üzerinden negatif doymuş çıkışa ( $-V_{\text{cc}}$ ) doğru katlanarak boşalmaya (ve ters yönde şarj olmaya) başlar. $D_1$ diyotu bu süreçte ters kutuplandığı için yalıtımdadır ve şarj sürecini etkilemez. Kapasitörün deşarj/şarj hızı tamamen $\tau = R \cdot C$ zaman sabiti tarafından kontrol edilir.

Kapasitör üzerindeki $V_A$ gerilimi, evirmeyen girişteki $V_B$ gerilim seviyesine ( $-\beta \cdot V_{\text{cc}}$ ) ulaştığı veya biraz altına indiği an, op-amp girişlerindeki denge tekrar değişir ve çıkış yıldırım hızıyla orijinal kararlı durumuna ( $+V_{\text{cc}}$ ) geri döner.

Zamanlama periyodu sona erip çıkış tekrar $+V_{\text{cc}}$ seviyesine oturduğunda, $C$ kapasitörü $R$ direnci üzerinden tekrar $+V_{\text{cc}}$ yönünde şarj olmaya başlar. Ancak bu şarj işlemi, kapasitör uçlarındaki gerilim diyotun iletime geçme sınırı olan $0.7\text{ V}$ değerine ulaştığı an diyot tarafından durdurulur ve sistem sonraki tetikleme için hazır hale gelir. Bu dinamik süreci grafiksel dalga formları üzerinde inceleyelim:

Op-amp Monostable Dalga Formları

Grafikten de görüleceği üzere, negatif yönlü bir tetikleme sinyali monostable devremizi geçici kararsız durum periyoduna sokmaktadır. Kapasitör $C$ , $R$ direnci üzerinden deşarj olurken geçen bu kararsız durum süresi (çıkış dikdörtgen darbe genişliği $T$ ) şu formülle hesaplanır:

Op-amp Monostable Zamanlama Dönemi

$T = R \cdot C \cdot \ln\left( \frac{1 - \frac{V_D}{V_{\text{cc}}}}{1 - \beta} \right)$

Eğer pozitif geri besleme bölücü dirençleri eşit seçilirse ( $R_1 = R_2 \implies \beta = 0.5$ ) ve besleme gerilimi diyot iletim voltajından çok büyükse ( $V_{\text{cc}} \gg V_D \implies \frac{V_D}{V_{\text{cc}}} \approx 0$ ), zamanlama formülümüz muazzam bir şekilde sadeleşir:

$T \approx R \cdot C \cdot \ln(2) \approx 0.693 \cdot R \cdot C$

Kapasitörün deşarj döngüsü bittikten sonra tekrar $+V_D$ ( $0.7\text{ V}$ ) seviyesine geri şarj olması için belirli bir süreye ihtiyaç vardır. Bu toparlanma süreci boyunca uygulanacak ikinci bir tetikleme sinyali devreyi düzgün tetiklemeyebilir.

Monostable devrenin kararlı çalışması ve her tetiklemede aynı darbe genişliğini üretebilmesi için iki tetikleme darbesi arasındaki toplam bekleme süresi ( $T_{\text{toplam}}$ ), aktif darbe süresi ( $T$ ) ile kapasitörün kurtarma/şarj süresinin ( $T_{\text{şarj}}$ ) toplamından büyük olmalıdır.

Kapasitör kurtarma / şarj süresi ( $T_{\text{şarj}}$ ) şu formülle hesaplanır:

$T_{\text{şarj}} = R \cdot C \cdot \ln\left( \frac{1 - \frac{V_D}{V_{\text{cc}}}}{1 - \beta} \right)$

Burada: $V_{\text{cc}}$ besleme gerilimi, $V_D$ diyotun ileri iletim voltajı (yaklaşık $0.6 - 0.7\text{ V}$ ) ve $\beta$ geri besleme oranıdır.

Op-amp monostable devresinin sadece negatif yönlü tetikleme sinyalinin düşen kenarında (front edge) tetiklenmesini sağlamak ve durağan durumdayken çevresel gürültülerden kaynaklı hatalı tetiklemeleri önlemek için giriş hattına bir **RC Diferansiyel Devresi (RC Differentiator)** eklenmelidir.

Diferansiyel devre, kare veya dikdörtgen tetikleme dalgalarının kenarlarında çok keskin darbe iğneleri (spikes) üretir. Bu keskin negatif iğne sinyali, evirmeyen girişteki gerilimi anlık olarak $\beta$ sınırının altına çekerek monostable devrenin kararlı bir şekilde tetiklenmesini sağlar. Bir direnç ve bir kapasitörün seri bağlanmasıyla elde edilen farklılaştırıcı yapı aşağıda gösterilmiştir:

RC Farklılaştırıcı Devre

Farklılaştırıcı ağın çıkış voltajı, giriş sinyalinin zamana göre türeviyle orantılıdır. Giriş gerilimi $0$ ‘dan $-V_{\text{cc}}$ ‘ye ani geçiş yaptığında kapasitör ilk anda kısa devre gibi davranır; çıkış gerilimi de aniden $-V_{\text{cc}}$ ‘ye fırlayarak keskin bir negatif darbe oluşturur. Ardından kapasitör şarj oldukça bu voltaj katlanarak sıfıra doğru söner.

Farklılaştırıcı devrenin çok keskin ve dar iğne darbeleri üretebilmesi için devrenin zaman sabiti ( $\tau_d = R_d \cdot C_d$ ), tetikleyici kare dalga genişliğinden en az on kat ( $10\times$ ) daha küçük seçilmelidir. Örneğin tetik darbe genişliği $10\text{ ms}$ ise, farklılaştırıcı zaman sabiti $1\text{ ms}$ veya altında olmalıdır.

Farklılaştırıcı ağ kullanmanın en büyük avantajı, yavaş değişen sinyalleri veya sabit DC gerilimleri bloke etmesi, sadece hızlı voltaj geçişlerine (kenar tetiklemelerine) izin vermesidir. Devreye eklenen koruma diyotu ( $D$ ), op-amp girişine sadece negatif yönlü darbe iğnelerinin ulaşmasını garanti altına alır.

Bu nitelikli RC diferansiyel tetikleme katının temel monostable devremize entegre edilmiş tam şeması şu şekildedir:

Op-amp Monostable Devre Şeması

Örnek bir opampa veri sayfasına buradan bakabilirsiniz.

İşlemsel Yükselteçler (OPAMP)
İşlemsel Yükselteçlere Giriş	Eviren Yükselteç	Evirmeyen Yükselteç	Toplayan Yükselteç
Türev Alan Yükselteç	İntegral Alan Yükselteç	Fark Alıcı Yükselteç	Temel Yükselteç Devreleri
Multivibratör(Astable) Yükselteç	Karşılaştırıcı Yükselteç	Monostable Yükselteç	Ortalayıcı Yükselteç
Yükselteç (OPAMP) Genel Özet

Yorum yapma özelliği, forum tarafından gelen istek sebebiyle kapatılmıştır. Lütfen tartışmalar ve sorularınız için topluluk forumumuza katılın.

Op-amp Monostable Blok Şeması

Op-amp Monostable Devre Yapısı

Op-amp Schmitt Karşılaştırıcı

Temel Op-amp Monostable Devre

Op-amp Monostable Dalga Formları

Op-amp Monostable Zamanlama Dönemi

RC Farklılaştırıcı Devre

Op-amp Monostable Devre Şeması

İlgili Yazılar

AC Devrelerde Kondansatör

Kendi Arduinomuzu Yapalım!

Proteus 1001: Eviren ve Evirmeyen Yükselteç Devresi

Sinüs Dalgası

Öncelik Kodlayıcı / Priority Encoder